Super H (eller SH ) er navnet på en arkitektur for mikrokontrollere og mikroprosessorer . Det er i bunn og grunn en 32-biters RISC -arkitektur som finnes i et stort antall innebygde systemer .
Kjernen i Super H-familien av prosessorer ble opprinnelig utviklet av Hitachi på begynnelsen av 1990- tallet . Mange mikrokontrollere og mikroprosessorer var basert på denne arkitekturen. Den kanskje mest kjente er SH 7709, brukt i HP PDAer ( PDAer ) som kjører Windows CE .
Hitachi utviklet et komplett sett med CPUer som er kompatible med instruksjoner for høyere versjoner. Opprinnelig ble SH-1 og SH-2 brukt i Sega Saturn og Sega 32X og senere i mange andre mikrokontrollere brukt i innebygde applikasjoner. Disse kjernene bruker et 16-bits instruksjonssett , selv om lengden på registrene og databussene er 32 biter, noe som gir utmerket kodetetthet. Under utviklingen var minnet ganske dyrt.
År senere ble SH-3-kjernen lagt til denne familien av CPUer, og utvidet originalene hovedsakelig med et annet avbruddskonsept, en MMU , og et modifisert hurtigbufferkonsept . SH-3-kjernen hadde også en DSP -utvidelse , kalt SH-3-DSP. Med utvidede databusser for større DSP-effektivitet, spesielle akkumulatorer og en dedikert MAC-lignende DSP-motor, forenet denne kjernen verden av DSP- og RISC-prosessorer. En avledning ble også brukt i den originale SH-2-kjernen, kalt SH-DSP.
For Sega Dreamcast utviklet Hitachi SH-4-arkitekturen. Dette var en massiv utvidelse av de tidligere kjernene. Superscalar instruksjonsutførelse og en parallell prosesserings vektorprosessor FPU var høydepunktene i denne arkitekturen. Denne kjernen ble også brukt i mange brikkesett for innebygde applikasjoner som krevde svært høy ytelse. Standardbrikker basert på SH-4 ble introdusert rundt 1998.
Litt senere dannet Hitachi og STMicroelectronics patentselskapet Super H Inc., som lisensierer SH-4-kjernen til andre selskaper og utvikler SH-5-arkitekturen, det første Super H-trekket i 64-bits området. Super H solgte den intellektuelle eiendommen til disse kjernene.
SH-5-designen støtter to driftsmoduser. SH kompaktmodus tilsvarer brukermodusen til SH-4 instruksjonssettet. SH-mediemodus er veldig forskjellig, ved å bruke 32-biters instruksjoner med 64-bits heltallsregistre og SIMD -instruksjoner . I SH-mediemodus lastes målet for et hopp (hopp) inn i et hoppregister separat fra selve hoppinstruksjonen. Dette gjør at prosessoren kan hente instruksjoner for en gren på forhånd uten å måtte se på instruksjonsstrømmen. Kombinasjonen av en kompakt 16-bits instruksjonskoding med en kraftigere 32-bits instruksjonskoding er ikke unik for SH-5; nyere ARM -prosessorer har en 16-bits tommelmodus og MIPS -prosessorer har en MIPS-16-modus. Imidlertid skiller SH-5 seg ved at dens bakoverkompatibilitetsmodus er 16-biters koding i stedet for 32-biters koding.
Etter dette fortsetter utviklingen av Super H-arkitekturen fortsatt. Det siste evolusjonstrinnet skjedde rundt 2003, da SH-2- og SH-4-kjernene ble forent til den superskalære SH-X-kjernen, som utgjør et supersett av de tidligere arkitekturenes instruksjonssett.
Foreløpig er Super H CPU-kjerner, arkitektur og produkter fra Renesas Technology , dannet ved en sammenslåing av Hitachi- og Mitsubishi-halvledergruppene. [ 1 ] [ 2 ]
Super H kjernefamilien består av:
Super H-kjerner støttes over hele verden av mange sanntidsleverandører av operativsystemer og verktøy.
Scrubbere for Super H
Sanntids operativsystem . for Super H